Universidad de Las Palmas de Gran Canaria

METODOLOGÍAS DE DISEÑO DE REDES NEURONALES SOBRE DISPOSITIVOS DIGITALES PROGRAMABLES PARA PROCESADO DE SEÑALES EN TIEMPO REAL

Santiago T. Pérez Suárez

Directores: Dr. Carlos M. Travieso González Dr. Jesús B. Alonso Hernández

Departamento de Señales y Comunicaciones



DeTIC[®] Instituto para el Desarrollo Tecnológico y la Innovación en Comunicaciones



2. IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL

3. METODOLOGÍA EXPERIMENTAL

4. EXPERIMENTOS Y RESULTADOS

5. CONCLUSIONES Y LÍNEAS FUTURAS

6. DEMOSTRACIÓN

INTRODUCCIÓN Motivación y justificación

Apollo Guidance Computer





INTRODUCCIÓN Motivación y justificación



Motivación y justificación

Apariciones por año en el *Web of Science* de:

- a) "filter",
- b) "neural network" (NN),
- c) "filter" and ("design" or "implementation" or "hardware"),
- d) "neural network" and ("design" or "implementation" or "hardware").



Los diseños pueden no incluir el entrenamiento: offline.

Cuando los circuitos incluyen las estructuras de entrenamiento: online.

Normalmente diseñados en FPGA.

Normalmente en aritmética de punto fijo.

Normalmente la función de transferencia usada es de tipo sigmoidea.

Muchas aportaciones se centran en la función de transferencia.

[Tommiska, 2003] Tommiska, M. T.; **"Efficient digital implementation of the sigmoid function for reprogrammable logic"**, *IEE Proceedings-Computers and Digital Techniques*, vol. 150, nº 6, pp. 403-411, 2003.



Aproximación **por tramos**: lineales y polinomios de 2º orden. Los diseños se describieron con **VHDL**. Se estima el área y la velocidad, pero **no la potencia**. La **funcionalidad** se analizó con el **error**. Se estudió el efecto del **número de bits** (algunos valores). El autor propuso una fórmula como **factor de calidad**:

[Gomperts et al., 2011] Gomperts, A.; Ukil, A.; Zurfluh, F.; "Development and Implementation of Parameterized FPGA-Based General Purpose Neural Networks for Online Applications", IEEE Transactions on Industrial Informatics, vol. 7, nº 1, pp. 78-89, 2011.

Herramienta para sintetizar una NN en VHDL con número de capas variable.
 Las funciones de transferencia se generaron con LUT (*Lookup-Table*).
 Los autores estudiaron el efecto del número de bits (algunos valores).
 Se da estimación de área y velocidad, pero no de potencia.
 El sistema permite entrenamiento online.

[Reis et al., 2011] Reis, L.; Aguiar, L.; Baptista, D.; Morgado, F.; "ANGE – Automatic Neural Generator", *Lecture Notes in Computer Science*, vol. 6792, nº 1, pp. 446-453, 2011.

> Herramienta de generación automática de NN con una capa oculta.
> Las funciones de transferencia: identidad y la tangente hiperbólica (LUT).
> Genera el diagrama de bloques (paralelizado) para System Generator de Xilinx.
> Analizan la funcionalidad y el área; no la velocidad ni la potencia.
> Todas las entradas tienen el mismo formato binario.
> En cada capa los coeficientes usan el mismo formato binario.

La aritmética de **punto flotante** es poco usada. Debe buscarse el número idóneo de bits. A veces el formato se reduce a un número entero de octetos. La mayor parte usa FPGA. Todavía se presentan diseños usando un lenguaje de descripción hardware, o incluso edición de esquemáticos. Las herramientas avanzadas que operan sobre Simulink se usan con moderación. Apenas existen aportaciones que usan las utilidades propias de Matlab. Casi todos los autores dan estimación de área y de velocidad; pero pocos dan estimaciones de la potencia.

En algunos diseños se incluyen las estructuras para el entrenamiento (online).

Objetivos de la tesis

Se pretende demostrar la hipótesis:

"Es posible encontrar métodos de diseño sobre dispositivos digitales programables para implementar redes neuronales que operen en tiempo real en procesado digital de la señal.

Los métodos deben ser rápidos y flexibles; y permitir evaluar el efecto del número de bits sobre la arquitectura.

Además, deben posibilitar la comprobación de la total **funcionalidad** del sistema y las **prestaciones físicas** de área, potencia y velocidad".

Metodología

Esta tesis se centra en la NN tipo perceptrón multicapa con conexión hacia adelante (Feedforward Multilayer Perceptron). Totalmente paralelizada.

Este tipo de despliegue puede ser tolerado por las FPGA.

La parte crítica lo constituye la función de transferencia.

Almacenar muestras de la función en una memoria (LUT): menor retardo.

En ocasiones se recurrirá a funciones de transferencia lineales por tramos.

Se optó por un método sobre *Simulink* de Matlab. - Descripción rápida y flexible.

- Simulación del sistema: comprobar su total funcionalidad.
- Prestaciones físicas: área, velocidad y potencia.

Se diseñarán NN que funcionarán sobre diferentes escenarios.

Metodología

MODELADO EN PUNTO FIJO



Contribuciones y resultados

Publicaciones	Cantidad	Referencias	
Con JCR	2	[Pérez et al., 2013]	
		[Vásquez et al., 2013]	
Sin JCR	2	[Pérez et al., 2009a]	
	2	[Travieso et al., 2013a]	SOLE
Capítulos de libros	2	[Pérez et al., 2011b]	
		[del Pozo et al., 2012]	
Congresos internacionales	9	[Pérez et al., 2009b]	net
		[Pérez et al., 2011c]	12.
		[Pérez et al., 2011d]	
		[Ticay et al., 2011]	
		[Vásquez et al., 2012]	
		[Vázquez et al., 2012]	SOLICI
		[Travieso et al., 2013b]	- 1
		[Pérez et al., 2014a]	-1-1
		[Pérez et al., 2014b]	See.
Congresos nacionales	3	[Pérez et al., 2009c]	
		[Pérez et al., 2011a]	
		[Alonso et al., 2013]	

Aportaciones por año:



 Concesión de un sexenio de investigación para los años evaluados: 2004, 2005, 2006, 2011, 2012 y 2013. Concedido por la Comisión Nacional Evaluadora de la Actividad Investigadora.



2. IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL

3. METODOLOGÍA EXPERIMENTAL

4. EXPERIMENTOS Y RESULTADOS

5. CONCLUSIONES Y LÍNEAS FUTURAS

6. DEMOSTRACIÓN

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Las redes neuronales

Estructura de una neurona nerviosa.



Estructura de una neurona artificial.



IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Las redes neuronales

Funciones de transferencia típicas.



17 / 113

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Las redes neuronales

Red neuronal con R entradas conectadas a una capa de S neuronas. Red neuronal con R¹ entradas, una capa intermedia de S¹ neuronas y una capa de salida de S² neuronas.





IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL La variabilidad en el diseño de las redes neuronales

- Decisiones del diseñador: en función de su experiencia
 - o "prueba y error".

Supóngase el tipo perceptrón multicapa con conexión hacia adelante: El número de capas. El número de neuronas. El número de entradas. El número de salidas. El tipo de función de transferencia para cada capa. Además, debe elegirse el algoritmo de entrenamiento y sus parámetros. Base de datos: dividirla para el entrenamiento y el testeo.

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los tipos de aritmética binaria

Punto flotante:



- Muchos recursos hardware.
- Necesita muchos ciclos de reloj.
- Gran cantidad de potencia.
- IEEE define un estándar con representaciones de 4, 8 y 16 octetos.

Punto fijo:



- Menos recursos hardware.
- A partir de un ciclo de reloj.
- Menos potencia.
- Vigilar el rango y la precisión.
- Es posible usar cuando se conoce a priori el rango en amplitud de las señales.
- Complemento a dos.

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Paso del modelo de punto flotante a punto fijo: la regla de oro



IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Las tecnologías disponibles

ASIC, Application Specific Integrated Circuit.

FPGA, Field Programmable Gate Array.

FPAA, Field Programmable Analog Array.

DSP, Digital Signal Processor.

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Las tecnologías disponibles

Matrices de puertas digitales programables por el diseñador.

FPGA, Field Programmable Gate Array.





IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Las tecnologías disponibles

Matrices de puertas digitales programables por el diseñador.

FPGA, Field Programmable Gate Array.

FPGA download FPGA program FPGA configuration



IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA Edición de esquemáticos

- El método más intuitivo, usado desde hace decenios.
- Existe un formato estándar de intercambio de diseño electrónico (EDIF, Electronic Design Interchange Format).



25 / 113

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA Los lenguajes de descripción hardware

Aparecen en los años ochenta.

HDL, Hardware Description Language.

Permiten describir sistemas digitales usando texto.

Existen dos HDL estándar:

- Verilog

 VHDL, (Very High Speed Integrated Circuit Hardware Description Language, VHSIC-HDL)

Portabilidad a cualquier dispositivo FPGA.

```
library ieee;
use ieee.math_real.all,ieee.std_logic_1164.all;
use work.all;
```

```
entity phyto is
    port (ir_light,red_light : in bit;
        ProtC : out bit := '1');
end;
```

architecture behaviour of phyto is

Begin

```
encode : process (ir_light,red_light)
Begin
    if red_light = '1' then
        ProtC <= '0' after 10 sec;
    elsif ir_light = '1' then
        ProtC <= '1' after 10 sec;
    end if;
end process;</pre>
```

end behaviour;

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA Los entornos de los fabricantes

Entornos de diseño **estándar**. No son gratuitas (salvo donación o demostración).



Prestaciones físicas:

- Área
- Velocidad
 - Potencia



IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA Los entornos de los fabricantes

Entornos de diseño sobre Simulink de Matlab. Tras la instalación aparecen varios Blocksets. Con Simulink se diseña de forma rápida y flexible. Entorno de diseño gráfico que usa diagrama de bloques. Los bloques son configurables mediante sus ventanas de diálogo. Ofrece facilidades para la simulación. Acceso directo al espacio de variables de Matlab. Las simulaciones son muy rápidas porque tienen un nivel pobre de detalle. Es posible la comprobación de la total funcionalidad del sistema. Se facilita la comprobación de diferentes arquitecturas. Una compilación genera el proyecto para el entorno estándar.

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA

Los entornos de los fabricantes



4 Start



29 / 113

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA

Los entornos de los fabricantes



No portable a otros fabricantes. Prestaciones físicas:

- Pobre estimación de área.
- No estima velocidad.
- No estima potencia.

 \bigcirc

Simulaciones muy rápidas. Permite comprobar la total funcionalidad.



Compilación: HDL para entorno estándar.

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA

Xilinx versus Altera











VIVADO,



DSPBuilder

IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL Los métodos de diseño para FPGA Parámetros de los métodos de diseño

"Otra fuente de confusión es la plétora de herramientas disponibles hoy en día"

Oldfield, J.; Dorf, R.; *Field-Programmable Gate Array,* John Wiley and Sons, 1995.

- El coste económico.
- El periodo de aprendizaje del diseñador.
- El soporte de las herramientas.
- La actualización del sistema.
- Los sistemas operativos sobre los que funciona.
- La ayuda ante errores.
- La portabilidad entre fabricantes y dispositivos.
- La flexibilidad del diseño.
- El tiempo de diseño.
- El tiempo de compilación.
- El tiempo de simulación.
- El tipo de reconfiguración del sistema.
- La seguridad y privacidad del diseño.
- Interactuación con otras herramientas.



2. IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL

3. METODOLOGÍA EXPERIMENTAL

4. EXPERIMENTOS Y RESULTADOS

5. CONCLUSIONES Y LÍNEAS FUTURAS

6. DEMOSTRACIÓN

METODOLOGÍA EXPERIMENTAL Esquema general de la metodología experimental



METODOLOGÍA EXPERIMENTAL Las bases de datos

Los cuatro escenarios usados son:

clasificación de la palmera pejibaye,

clasificación de pulsos de electrocardiograma,

predicción de temperatura,

y ecualizador para **señal binaria con ruido**.

METODOLOGÍA EXPERIMENTAL Las bases de datos La palmera pejibaye (*Bactris gasipaes Kunth*)



marcadores moleculares de amplificación aleatoria del ácido desoxirribonucleico polimórfico (RAPD, *Random Amplification of Polymorphic Deoxyribonucleic acid*).

Cada elemento dispone de 10 parámetros.

Clase	Denominación	Código	Número de elemento
Clase 1	Costa rica - utilitis	С	01-13
Clase 2	Tuira	t	14-26
Clase 3	Pará	р	27-39
Clase 4	Yurimagua	У	40-52
Clase 5	Putumayo	u	53-65
Clase 6	Bolivia – tembé	b	<mark>66-78</mark>






METODOLOGÍA EXPERIMENTAL Las bases de datos

Pulsos electrocardiográficos

MIT-BIH (Massachusetts Institute of Technology-Beth Israel Hospital) Arrhythmia Database.
48 registros de electrocardiograma.
Cada registro dura 30 minutos.
19 tipos de cardiopatías diferentes.
Tomados a 360 muestras por segundo.
Conversión analógica a digital con 11 bits.
Se detectó los 7 tipos de pulsos más frecuentes.



METODOLOGÍA EXPERIMENTAL

Las bases de datos

Temperatura



Desde mediados del año **2007** hasta mediados de **2010**. Tomada a intervalos de **media hora**. Fluctuó entre **11,9 y 31,8 °C**.

 $28 \\ 26 \\ 24 \\ 22 \\ 20 \\ 18 \\ 0 \\ 50 \\ 100 \\ 150 \\ 200 \\ 250 \\ 300 \\ 250 \\ 300 \\ 3$





METODOLOGÍA EXPERIMENTAL Las bases de datos Señal binaria con ruido

Base de datos sintética.
Símbolos equiprobables.
Señal binaria unipolar tipo NRZ.
Inicialmente de 1 kilobit por segundo.
Ruido blanco gaussiano aditivo.
Muestreada a 10 kHz.
Se usó 2.000 bits generados de forma aleatoria.
La relación señal a ruido varió entre

+20 dB y -5 dB.

El objetivo fue diseñar un ecualizador.



METODOLOGÍA EXPERIMENTAL Las bases de datos

Características de las bases de datos

	Pejibaye	ECG	Temperatura	Señal binaria con ruido
Tipo numérico	Real	Real	Real	Real
Dimensionalidad	Multidimensional	Unidimensional	Unidimensional	Unidimensional
Origen	Natural	Natural	Natural	Sintética
Aleatoriedad	Aletoria	Pseudoperiódica	Pseudoperiódica	Aletoria
Nivel de ruido	Fijo	Variable	Fijo	Variable
Etiquetado	Especialista externo	Especialista externo	No etiquetada	Etiquetado propio
Coste	Gratuito	Gratuito	Gratuito	Gratuito

Preprocesado y parametrización

	Pejibaye	ECG	Temperatura	Señal binaria con ruido
Preprocesado	No	Sí	No	No
Parametrización	No	Sí	No	No

METODOLOGÍA EXPERIMENTAL Modelado en punto flotante



METODOLOGÍA EXPERIMENTAL Modelado en punto fijo



METODOLOGÍA EXPERIMENTAL Herramienta y flujo de diseño

Debe garantizar algunos de los parámetros descritos anteriormente:

- El coste económico.
- El periodo de aprendizaje.
- El soporte de las herramientas.
- La actualización del sistema.
- Los sistemas operativos sobre los que funciona.
- La ayuda ante errores.
- La portabilidad entre fabricantes y dispositivos.
- La flexibilidad del diseño.
- El tiempo de diseño y compilación.
- El tiempo de simulación.
- El tipo de reconfiguración del sistema.
- La seguridad y privacidad del diseño.
- Interactuación con otras herramientas.

Entornos de los suministradores de FPGA sobre *Simulink* de Matlab.

METODOLOGÍA EXPERIMENTAL El entorno de diseño de Xilinx System Generator



Versiones usadas:

- System Generator for DSP and AccelDSP 10.1
 - o Integrated System Environment 10.1
 - o Windows XP (32 bits)
 - o Matlab R2007a
- System Generator for DSP 13.1
 - o Integrated System Environment 13.1
 - Windows XP (32 bits) y Windows 7 (64 bits)
 - o Matlab R2010a y R2010b

METODOLOGÍA EXPERIMENTAL El entorno de diseño de Altera DSP Builder





1. INTRODUCCIÓN

2. IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL

3. METODOLOGÍA EXPERIMENTAL

4. EXPERIMENTOS Y RESULTADOS

5. CONCLUSIONES Y LÍNEAS FUTURAS6. DEMOSTRACIÓN

EXPERIMENTOS Y RESULTADOS La clasificación de la palmera pejibaye Modelado en punto flotante



Clasificación con diez parámetros.

Seis razas.

Entrenamiento se realizó con el *Neural Network Toolbox* de Matlab. El entrenamiento es **supervisado**.

Se varió el número de capas, y el número de neuronas.

Se alcanza el 100% con una sola capa intermedia de 8 neuronas.

La NN es del tipo 10-8-6.

Se optó por la función tipo logsig para todas las neuronas

Algoritmo de entrenamiento: *traingdx*. Algoritmo de entrenamiento adaptativo con retroalimentación del error.

Función de error: sse (Sum squared error).

EXPERIMENTOS Y RESULTADOS La clasificación de la palmera pejibaye Modelado en punto flotante

Ventana obtenida al finalizar el entrenamiento.



Matriz de confusión obtenida en la etapa de testeo.

	🖬 Array Editor - Matriz_confusion_porcentaje												
3	Eil	e <u>E</u> dit <u>V</u> iew	<u>G</u> raphics De	<u>b</u> ug <u>D</u> esktop	<u>W</u> indow <u>H</u> elp)							
=	📸 👗 🖻 🛍 🎒 ໜ 👻 t🏢 Stack: Base 🗸												
		1	2	3	4	5	6						
	1	100	0	0	0	0	0						
	2	0	100	0	0	0	0						
	3	0	0	100	0	0	0						
	4	0	0	0	100	0	0						
	5	0	0	0	0	100	0						
L	6	0	0	0	0	0	100						

Etapa de entrada de la NN.

Ventana de configuración de un Gateway In.

🔀 x1 (Xilinx Gateway In)								
Gateway in block. Converts inputs of type Simulink integer, double and fixed point to Xilinx fixed point type.								
Hardware notes: In hardware these blocks become top level input ports.								
Basic Implementation								
Output type: Boolean Signed (2's comp) Unsigned								
Number of bits n_b_t_mDat(1)								
Binary point n_b_d_mDat(1)								
Quantization: Truncate Round (unbiased: +/- Inf)								
Overflow:								
Saturate Flag as error								
Sample period 200e-9								
Override with doubles								
QK <u>C</u> ancel <u>H</u> elp <u>Apply</u>								



Capa intermedia de la NN.





x (-2.063)	-2.060084996074594	1 % Error
CMult3 (Xilinx Constant Multiplier) Basic Output Type Advanced Implementation Constant Value IW(1,3) Number of bits n_b_t_IW(1,3)	Programa N	MATLAB
Binary point n_b_d_IW(1,3) Optional Ports Provide enable port Latency 0	Number of bit Binary point =	ts = 9 : 6
<u>QK</u> <u>Cancel</u> <u>H</u> elp	ly	





EXPERIMENTOS Y RESULTADOS Out1 Fix_31_23 UFix_13_13 - T-Out: La clasificación de la palmera pejibaye From_B1 ROM_LUT_2_1 _8in_1 Diseño en punto fijo Diseño con System Generator Fix_29_20 UFix_13_13 Out1 Out 1 ROM_LUT_2_2 Neuron_8in_2 Capa de salida de la NN. Out1 Fix_28_19 UFix_13_13 -т-Out 1 From B3 ROM_LUT_2_3 UFix 13 13 <signal1> x (-6.875 Neuron_8in_3 Fig 20 23 UFix_13_13 a+b CMult1 <signal2> UFix_8_6 x 1.938 UFix 13 13 AddSub5 Constant1 <signal3> Fix_30_21 UFix_13_13 CMult2 CMult11 Out 1 - T-Out1 UFix 13 13 x (-1.492 <signal4> From B4 ROM_LUT_2_4 JEix 13 1: CMult3 <signal5> AddSub1 (-5.906 UFix 13 13 Neuron_8in_4 <signal6> CMult4 UFix 13 13 <signal7> LIEix 20 17 x 7.25 UFix 13 13 Fix_32_23 UFix_13_13 <signal8> -т-Out1 Out1 CMult5 AddSub2 From B5 ROM_LUT_2_5 Fiv 31 23 CMult6 a+b Out1 a + I Neuron_8in_5 Fix 23 19 AddSub3 AddSub9 CMult7 AddSubf AddSub4 Fix_30_20 UFix_13_13 CMult8 Out1 Out From_B6 ROM_LUT_2_6 Neuron_8in_6





* * * *

EXPERIMENTOS Y RESULTADOS La clasificación de la palmera pejibaye

Diseño en punto fijo Diseño con *System Generator*



EXPERIMENTOS Y RESULTADOS

La clasificación de la palmera pejibaye

Diseño en punto fijo

Diseño con System Generator

Matriz de confusión.

Reloj

SALIDAS

🖬 Array Editor - Matriz_confusion_porcentaje													
Eile	e <u>E</u> dit <u>V</u> iew	<u>G</u> raphics De	<u>b</u> ug <u>D</u> esktop	<u>W</u> indow <u>H</u> elp)								
🙀 🔏 🛍 🎒 🔝 - t 📾 Stack: Base 🗸													
1 2 3 4 5 6													
1	100	0	0	0	0	0							
2	0	100	0	0	0	0							
3	0	0	100	0	0	0							
4	0	0	0	100	0	0							
5	0	0	0	0	100	0							
6	0	0	0	0	0	100							

	2 1 0 -1						·····
-	2 1 0 -1						·······
	4 2 0 -2				·····		
	3 2 1 0 -1						·····
DAS	3 2 1 0					······································	·····
TRA	5						
EN	5			······	<u></u>	······	
	5			······································		·····	·····
	5			·····			·····
	5						·····
) Time) 0. a offset: 0	2 0.	4 0	.6 0.	8 1	× 10 ⁻⁵
Relo	1 0.5 0 0						UUUUUUE
	1 0.5 0						·····
	1 0.5 0						
AS	1						
ALID	1				·····		
S	1 0.5					·····	· · · · · · · · · · · · · · · · · · ·
	0 1						

EXPER	IMENTOS Y RESULTADOS	
La clas	ificación de la palmera pejiba	ye
Diseño Diseño co	en punto fijo on System Generator	Compilation status
	System Generator: NN_05_08_bis	Generation Completed
₹.	Compilation Clocking General	OK Cancel Show Details
System Generator	Compilation :	
	> HDL Netlist Settings Part : > Spartan3E xc3s1200e-5fg320	Los ficheros de la descripción
	Synthesis tool : Hardware description language :	estructural en VHDL o Verilog
	XST VHDL Create testbench Import as configurable subsystem	
	Target directory :	
	./SE_VHDL Browse ✓ Create interface document	Integrated System Environment
	Generate OK Apply Cancel Help	

Funcionalidad del sistema frente al error en la representación y el número de palabras en las ROM.

				Error en la representación (%)													
			1	2	3	4	5	6	7	8	9	10	11	12	13	14	
	<u> </u>	1024	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	NO	
-	a	512	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	NO	
		256	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	NO	
		128	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SL	SI	NO	
		64	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	NO	NO	
	od b	32	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	NO	NO	
	å l	16	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	SI	NO	NO	
		8	SI	SI	SI	SI	SI	SI	SI	SL	SI	SI	SI	SI	NO	NO	
		4	SI	SI	SI	SI	SI	SI	SI	SI	NO	NO	NO	NO	NO	NO	
	2 2	2	NO	NO	NO	NO	NO	NO	NO	NO	NO	NO	NO	NO	NO	NO	

EXPERIMENTOS Y RESULTADOS La clasificación de la palmera pejibaye Diseño en punto fijo

Implementación con Integrated System Environment

Simulación de la implementación para pejibaye en la FPGA, 8% de error y 4 palabras en las ROM.

	0 us	2 us	4 us	6 us	8 us	10 us
🗓 clk_net						
🟹 x1_net[6:0]	(1100111)	XXXXX0X111X	1101111	0111111	0100000	X 0100100 X 00
🟹 x2_net[6:0]	(0110000)	0100011	0111010	0101001	1110010	<u> 1</u> <u>1</u> <u>110</u> <u>00</u>
📷 x3_net[7:0]	00110111	00111101	11010110	<u>)00</u> X0X000X	0100000	<u>110</u> <u>110</u> <u>00</u>
🟹 x4_net[7:0]	(11110100)	00011001	00101000	00000000	0100000	00001110 00
🏹 x5_net[7:0]	00100000	00111101	11110111	0000000 XXX	1	<u>010</u> <u>010</u> <u>1</u> <u>00</u>
📷 x6_net[6:0]	0110111	XXXX <u>1000100</u> XX>	0XX0111010XX	1000000	0100000	X 0110011 X00
🟹 x7_net[6:0]	0110111	00110	0001111	0110010	1011100	X1XXXX000X00
📸 x8_net[6:0]	0100111	0111101	0011010	1110010	0101100	X 1110010 X 00
🟹 x9_net[6:0]	0110111	0110000	0100010	0010010	1011100 XXX	X 0001110 X00
📲 x10_net[6:0]	0010111	0111101	1010001	X0XXX0X0X	1100100	X0XXXXXXX00
🗓 y1_net						
1 y2_net						
🗓 y3_net						
🗓 y4_net						
1 y5_net						
🗓 y6_net						

EXPERIMENTOS Y RESULTADOS La clasificación de la palmera pejibaye Diseño en punto fijo Implementación con *Integrated System Environment*

Prestaciones de las implementaciones para pejibaye en la FPGA.

	VHDL		Verilog			
00/ do orror	Área	2.750 SLICES	Área	2.780 SLICES		
A palabras on la POM	Frecuencia máxima	11,034 MHz	Frecuencia máxima	10,2 MHz		
4 palabras en la KOW	Potencia (5 MHz)	167,02 mW	Potencia (5 MHz)	166,86 mW		
120/ do ormon	Área	2.574 SLICES	Área	2.640 SLICES		
12% de error 8 palabras on la POM	Frecuencia máxima	11,561 MHz	Frecuencia máxima	10,8 MHz		
o palabras en la KOW	Potencia (5 MHz)	166,66 mW	Potencia (5 MHz)	166,60 mW		
120/ do onnon	Área	2.802 SLICES	Área	2.800 SLICES		
13% de error	Frecuencia máxima	11,014 MHz	Frecuencia máxima	10,686 MHz		
120 palabras ell la KOlvi	Potencia (5 MHz)	167,13 mW	Potencia (5 MHz)	166,99 mW		

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Modelado en punto flotante



EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Modelado en punto flotante

Se normalizaron los parámetros: [-1,+1].

La NN final es tipo 15-30-7.

Las funciones usadas fueron tipo *tansig* en la capa intermedia y *purelin* en la salida.

Matriz de confusión obtenida en el testeo de punto flotante:

	Ν	L	R	Α	V	F	/	Éxito(%)
Ν	400	0	0	0	0	0	0	100
L	0	400	0	0	0	0	0	100
R	1	0	394	3	2	0	0	98,50
Α	4	0	6	375	3	12	0	93,75
V	0	1	0	10	380	7	2	95
F	0	0	0	9	15	374	2	93,50
/	0	0	0	0	0	1	399	99,75
Total								97,21

63 / 113

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Diseño en punto fijo Diseño con System Generator

Salida de la función implementada

Error

Función tansig

0

0

-1-1.5

-1 🗖 -1.5 -0.5 0 0.5 -1 1 0.04 0.02 0 -0.02 -0.04 -0.5 -1.5 -1 0 0.5 1 50 **Error relativo** 0 -50 -1.5 -0.5 0.5 -1 0

-0.5

0

0.5



1.5

1.5

1.5

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Diseño en punto fijo



EXPERIMENTOS Y RESULTADOSLa clasificación de los pulsos electrocardiográficosDiseño en punto fijoSeñales de salida en la NN.Diseño con System GeneratorImage: Colspan="2">Image: Colspan="2"

Time offset

Señales de entrada en la NN.

0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0	and the solution of the second s
1 0 	Low show and have a marting of the second of the second second and the second
0	and the proving an and the stranger with the stranger of the s
	and the second with the second of the second s
1 1 0	······································
1 	┉ ^{──} ┉┉ [─] ┉┉┉┉┉┉┉┉┉┉┉┉┉┉┉ ╗╴╴┉┉
Lease and state and set of the se	valualitievas (* 1902). Tradada (* 1979) 1970 (* 1970) 1970 (* 1970) 1970 (* 1970) 1980 - March (* 1970) 1970 (* 1970) 1980 - March (* 1970) 1970 (* 1970) 1980 (* 1980) 1970 (* 1970) 1970 (* 1970)
1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1	LINNA TIMANANA NATA NATA NATA NATA NATA NATA NAT
	newsdan weben Anna a landa Maran Maran Maran a la l
· ····································	
1 1 1 Marcelland and set (Meillen Meillen Meillen Meillen Meillen Meillen Meillen Meillen Meillen Meillen Meillen 1	a ora konsunda na kateri kundan kunda kateri kat
·	
	การการการการการการการการการการการการการก
	Auronaleure III. Lieber 2019 1919 - 11 11 11 11 11 11 11 11 11 11 11 11 1
0	Landon and Martin Ma
. เมาะการการการการการการการการการการการการการก	www.hermarl.cov/low-111111111111111111111111111111111111

Matriz de confusión obtenida; 4,2% de error y 64 palabras en las ROM.

	N	L	R	Α	V	F	/	Éxito(%)
N	400	0	0	0	0	0	0	100
L	0	400	0	0	0	0	0	100
R	1	0	394	3	2	0	0	98,50
Α	6	0	6	372	2	14	0	93
V	0	1	0	10	374	13	2	93,50
F	0	0	0	3	11	384	2	96
/	0	0	0	0	0	1	399	99,75
Total								97,25

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Diseño en punto fijo Diseño con System Generator

Funcionalidad del sistema frente al error en la representación y el número de palabras en las ROM.

			Error en la representación (%)							
		4,00	4,10	4,20	4,30	4,40	4,50	4,60	4,70	4,80
~	65.536	SI	SI	SI	SI	SI	SI	SI	SI	NO
N N	32.768	SI	SI	SI	SI	SI	SI	SI	SI	NO
IS R	16.384	SI	SI	SI	SI	SI	SI	SI	SI	NO
u L	8.192	SI	SI	SI	SI	SI	SI	SI	SI	NO
s e	4.096	SI	SI	SI	SI	SI	SI	SI	SI	NO
bra	2.048	SI	SI	SI	SI	SI	SI	SI	SI	NO
ala	1.024	SI	SI	SI	SI	SI	SI	SI	SI	NO
e p	512	SI	SI	SI	SI	SI	SI	SI	SI	NO
o d	256	SI	SI	SI	NO	NO	NO	NO	NO	NO
ner	128	SI	SI	SI	NO	NO	NO	NO	NO	NO
lún	64	SI	SI	SI	NO	NO	NO	NO	NO	NO
2	32	NO	NO	NO	NO	NO	NO	NO	NO	NO

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Diseño en punto fijo Implementación con Integrated System Environment

Simulación para la fase final de la implementación en la FPGA para 4,2% de error y 64 palabras en la ROM.

		0 us	100 us	200 us		300 us	40	00 us	500 us
	🗓 clk_net								
	💫 x01_net[17:0]								
	🔏 x02_net[17:0]								
	🕷 x03_net[17:0]		(1100						
	🔏 x04_net[17:0]				an a			anan mananan an	
	🔏 x05_net[17:0]								
2	🏹 x06_net[17:0]								
	🔏 x07_net[17:0]								
	🔏 x08_net[17:0]								
	🟹 x09_net[17:0]								TRANS COLORADOR COLORADOR
12	🔏 x10_net[17:0]								
	📲 x11_net[17:0]					000000000000000000000000000000000000000			
	🔏 x12_net[17:0]							and constant of an an or	
	📲 x13_net[17:0]								
	🏹 x14_net[17:0]				165 85 98 96 6 6 6 98 96 6 26 5 4 5 99 96 5 5 5 5 99 96 5				
10	🔏 x15_net[17:0]								
	🗓 y1_net				<u> { </u>				
- 44	🖫 y2_net						:		
	🖫 y3_net			000					
	堤 y4_net			<pre> - 3 - 3 - 3 - 3 - 3 </pre>	× ×		<u> </u>		
	堤 y5_net								
	🗓 y6_net								:
-	堤 y7_net						1		

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Diseño en punto fijo Implementación con Integrated System Environment

Detalle de los primeros 2.500 ns de la simulación en la FPGA para 4,2% de error y 64 palabras en la ROM.

	0 ns	500 ns	1,000 ns	1,500 ns	2,000 ns
🗓 clk_net					
📲 x01_net[17:0]	(11010111101)(111100)	111000	00\110111\111001\	(110110)(111100)(1110	01\110111\110111
🏹 x02_net[17:0]	(11101001100)(111110)	×111101×111011×1111	10\111100\111101\	<111011×111110×1111	01×111100×111101
🟹 x03_net[17:0]	(11001100110)(110111)	110101	11×110101×110110>	(110100)(110110)(1102	00×110011×110011
📲 x04_net[17:0]			1100000000000000000		
📲 x05_net[17:0]	(00111101000)(01000000	0000000	01000000000000000000	001110	00\001110\010000
📲 x06_net[17:0]	(00011111110)(001100)	001011	.00\001000\001101	001100	001100
📲 x07_net[17:0]	(11100101001)(111100)	111111	00\111011\111011\	(111101)(111100)(0000	00×111100×111111
📲 x08_net[17:0]	(00101011011)(000110)	001110	.11\001111\001100\	001001	010
📷 x09_net[17:0]	00010111111	000111	00\000101\000110	000111	01
📲 x10_net[17:0]	(00001011110)(000010)	000010	11\000010\000011	000011	01
📲 x11_net[17:0]	(0100000000)(001011	001101	.10\001100\001100	0100000000000	01 001101 001011
📲 x12_net[17:0]	(11110111010)(000001)	111110	10\111111\111111	(111101)(000001)(000	000001001111 000000
📷 x13_net[17:0]	(00000101100)(000010)	000010	00\000001\000010	000001	10
📲 x14_net[17:0]	(11110001110)(000001)	111111	01\111100\111110\	(111101)(111111)(0000	00×111100×111110
📷 x15_net[17:0]	(00001010010)(111101)	001000	01\000101\111110\	000110	11 000001 000010
🗓 y1_net					
🗓 y2_net					
🗓 y3_net					
🗓 y4_net					
🗓 y5_net					
🗓 y6_net					
🗓 y7_net					

EXPERIMENTOS Y RESULTADOS La clasificación de los pulsos electrocardiográficos Diseño en punto fijo Implementación con Integrated System Environment

Resumen de los casos estudiados.

	VHDL	-	Verilog		
4,2% de error	Área	29.401 SLICES	Área	29.429 SLICES	
	Frecuencia máxima	12,086 MHz	Frecuencia máxima	12,057 MHz	
o4 palabias el la ROIVI	Potencia (5 MHz)	2.886,64 mW	Potencia (5 MHz)	2.860,67 mW	
1 70/ de ennen	Área	37.840 SLICES	Área	37.393 SLICES	
4,7% de error 512 palabras on la BOM	Frecuencia máxima	10,852 MHz	Frecuencia máxima	11,560 MHz	
512 palabras en la ROIVI	Potencia (5 MHz)	2.937,03 mW	Potencia (5 MHz)	2.922,70 mW	

EXPERIMENTOS Y RESULTADOS La predicción de temperatura Modelado en punto flotante

Red neuronal con línea de retardo. TDNN, *Time Delay Neural Network*.



EXPERIMENTOS Y RESULTADOS La predicción de temperatura Modelado en punto flotante

Ventana obtenida en el entrenamiento con el *Neural Network Time Series Tool*.

Neural Network Training (nntr	raintool)				
Neural Network					
Hidden Output x(t) 1 b b b b b b b b b b b b b b c b c b c					
Algorithms					
Data Division: Block (divideblock) Training: Levenberg-Marquardt (trainIm) Performance: Mean Squared Error (mse) Derivative: Default (defaultderiv)					
Progress		1			
Epoch: 0	31 iterations	1000			
Performance: 73.7	0:00:12				
Gradient: 371	0.0992	1.00e-05			
Mu: 0.00100	1.00	1.00e+10			
Validation Checks: 0	б	6			
Plots					
Performance	(plotperform)				
Training State	(plottrainstate)				
Time-Series Response	(plotresponse)				
Error Autocorrelation	(ploterrcorr)				
Input-Error Cross-correlatio	n (plotinerrcorr)				
Plot Interval:					
Validation stop.					
Stop Training Cancel					

Entrenamiento con el año **2008**, testeo con el **2009**.

Elementos de **retardo**: 4.

Capa intermedia: 8 neuronas con funciones *tansig.*

Una neurona en la **capa de salida** con la función identidad (*purelin*).

Error medio: -0,032 °C.

Valor medio del error absoluto: <u>0,317 ^oC</u>.

Valor medio del error al cuadrado: 0,210 °C.

Funcionalidad: valor medio del error absoluto.
EXPERIMENTOS Y RESULTADOS

La predicción de temperatura

Diseño en punto fijo

Diseño con System Generator



Neurona de salida en el predictor de temperatura con **resolución completa**:



Neurona de salida en el predictor de temperatura con **resolución ajustada**:



Simulación de 2009 con System Generator.



Funcionalidad del predictor de temperatura en función del error permitido en la representación y el número de palabras en las memorias ROM.

			Error en la representación (%)												
			0,001	•••	0,40	0,42	0,44	0,46	0,48	0,50	0,52	0,54	0,56	0,58	0,60
mero de palabras		2 ²⁰	SI		SI	NO	NO								
		2 ¹⁴	SI		SI	NO	NO								
		2 ¹³	SI		SI	NO	NO								
	Σ	2 ¹²	SI		SI	NO	NO								
	RO	2 ¹¹	SI		SI	NO	NO								
	las	2 ¹⁰	SI		SI	NO	NO	NO	NO						
Nú	en	2 ⁹	NO		NO										

EXPERIMENTOS Y RESULTADOS La predicción de temperatura Diseño en punto fijo Diseño con *Integrated System Environment*

Simulación del predictor de temperatura después del colocado y conexionado de los componentes en la FPGA para 0,52% de error y 1.024 palabras en la ROM.



EXPERIMENTOS Y RESULTADOS La predicción de temperatura Diseño en punto fijo Diseño con *Integrated System Environment*

Resumen de los casos estudiados para el predictor de temperatura.

	VHDL		Verilog			
	Área	6.228 SLICES	Área	6.239 SLICES		
0,52% de error	Número de pines	21	Número de pines	21		
1024 palabras en la ROM	Frecuencia máxima	275,482 MHz	Frecuencia máxima	301,023 MHz		
	Potencia (5 MHz)	174,45 mW	Potencia (5 MHz)	174,41 mW		
	Área	7.672 SLICES	Área	7.621 SLICES		
0,56% de error	Número de pines	19	Número de pines	19		
2048 palabras en la ROM	Frecuencia máxima	382,409 MHz	Frecuencia máxima	358,038 MHz		
	Potencia (5 MHz)	178,37 mW	Potencia (5 MHz)	177,86 mW		

Modelo propuesto para el ecualizador.



Señal de datos original y señal con ruido muestreada en la entrada de la TDNN.



En un instante dado, llamado t_o , en los elementos de retardo de la red neuronal se tienen las **muestras de valor r(t_o-kTm)**, donde k=0, 1, 2, 3, ..., 9.

El **objetivo** de la red neuronal en la salida es el valor del dato original en t_o: d(t_o)

La ventana de observación vale Tb segundos.



81 / 113

Inicialmente se usó:

- SNR entrenamiento y testeo de +10 dB;
- se usó una capa intermedia, con cinco neuronas (tipo 10-5-1);
- como función de transferencia se usó la función logsig en todas las neuronas;
- el algoritmo de entrenamiento fue el de Levenberg-Marquardt;
- como función de error se usó el error cuadrático medio (Mean squared error).



Posteriormente se varió la SNR de testeo en la entrada de la TDNN: - desde -5 dB hasta +20 dB, en incrementos de 0,5 dB.



Conviene resaltar el elevado número de parámetros que intervienen en este estudio. En el sistema puede ajustarse:

- el número de capas intermedias;
- el número de neuronas en cada capa;
- la funciones de transferencias usadas en cada capa;
- el algoritmo de entrenamiento;
- la función de error usada en el entrenamiento;
- la ventana de observación;
- la SNR usada en el entrenamiento;
- las SNR usadas en el testeo.

¡ Una sola capa intermedia !

Se varió el número de neuronas en la capa intermedia, entre 1 y 20.



Dependencia de la curva SNRs-SNRe frente a las **funciones de transferencia** usadas.

A Neural Network Training (nntraintool)									
Neural Network									
Hidden Output									
x(t) b b t t t t t t t t t t t t t									
Algorithms									
Data Division: Block (divideblock)									
Training: Levenberg-Marqua	Training: Levenberg-Marquardt (trainIm)								
Performance: Mean Squared Erro	Performance: Mean Squared Error (mse)								
Derivative: Default (defaultde	eriv)								
Progress									
Epoch: 0	13 iterations	1000							
Time:	0:00:01]							
Performance: 0.250	0.00293	0.00							
Gradient: 0.796	0.000774	1.00e-05							
Mu: 0.00100	1.00e-13	1.00e+10							
Validation Checks: 0 6 6									
Plots									
Performance	(plotperform)								
Training State	(plottrainstate)								
Time-Series Response	(plotresponse)								
Error Autocorrelation	(ploterrcorr)								
Input-Error Cross-correlation	(plotinerrcorr)								
Plot Interval:									
Validation stop.									
Stop Training Cancel									





87 / 113

Curvas obtenidas dependiendo de la **función de error**.



88 / 113

Efecto del tamaño de la **ventana de observación**:

- 10 muestras por bit.
- SNR de entrenamiento: +10 dB.
- Se varía el número de muestras entre 1 y 20.



Efecto de la SNR en el entrenamiento.

SNR de entrenamiento: -5 hasta +20 dB, en pasos de 1 dB.

SNR de testeo: -5 hasta +20 dB, en pasos de 0,5 dB.





91/113

SNR entrenamiento	Leyenda		
+10 dB	+		
+9 dB	0		
+8 dB	*		
+7 dB	•		
+6 dB	х		



Curva para una SNR óptima de entrenamiento de +7 dB.



93 / 113

Se ha llegado a la arquitectura de la TDNN.

Cada vez que se entrena se obtiene una TDNN con distintos coeficientes y curvas.

Banda de estabilidad: zona donde que encajan las curvas.

Dentro de la banda de estabilidad cayó el 76% de los entrenamientos válidos.



Diseño de la **función** *satlin* con el uso de un multiplexor.





Los valores de la variable *n*, con función de densidad de probabilidad gaussiana, se encuentran en torno a la media:

Pr (μ -3 σ \leq n \leq μ +3 σ) = 0,997

En el caso peor:

- la SNR es de -5 dB
- la varianza y potencia de ruido es 1,58
- la desviación típica del ruido es 1,26



Para establecer el **número de bits fraccionarios** (*nbf*) de la señal de **entrada**, el intervalo de cuantificación (Δ) se fijó como una fracción (p) del valor de pico a pico de la señal de entrada.

$$\Delta = 2^{-nbf} \le p(A-0)$$

A es igual a 1, y el error máximo de cuantificación es $nq=\Delta/2$.

 $nbf \ge -log_2[p(A-0)]$

EXPERIMENTOS Y RESULTADOSEl ecualizador para señal binariaDiseño en punto fijoErrorSNRs

Diseño con System Generator

El error máximo debe fijarse con algún **criterio**.

Por ejemplo, que la curva obtenida en punto fijo se desvíe **menos de 1 dB** respecto a la de punto flotante.



Formas de ondas obtenidas con *Simulink*:

- error del **3,9%**,
- resolución ajustada en la salida,
- y SNR en la entrada de +7 dB.



EXPERIMENTOS Y RESULTADOS El ecualizador para señal binaria Diseño en punto fijo

Implementación con Integrated System Environment

Formas de onda de las primeras quince muestras después del colocado y conexionado en la FPGA.



Resumen de los casos estudiados para el ecualizador.

	VHDL		Verilog			
	Área	401 SLICES	Área	387 SLICES		
3,9% de error	Frecuencia máxima	312,695 MHz	Frecuencia máxima	357,654 MHz		
	Potencia (5 MHz)	34,69 mW	Potencia (5 MHz)	34,65 mW		

Frecuencia máxima = 357,654 MHz \implies Rb = 35,765 Mbits/s

EXPERIMENTOS Y RESULTADOS Comparación con el estado del arte

Es difícil hacer una **comparación cuantitativa** con el estado del arte: los diferentes trabajos tienen enfoques distintos.

Las diferencias con la tesis establecen que esta constituye un trabajo original.

El **tipo de NN estudiada** (*Feedforward Multilayer Perceptron*), otros se centran en otro tipo de NN [Nambiar et al., 2014].

La mayoría de los trabajos están implementados en aritmética de punto fijo, aunque algunos se han desarrollado para aritmética de punto flotante [Cavuslu et al., 2011].

Las funciones de transferencia se implementan mediante LUT, otros trabajos usan otras formas de aproximación [Nascimento et al., 2013].

El método de diseño planteado es rápido y flexible; algunos autores usan métodos menos versátiles, como puede ser la descripción usando un HDL [Ogrenci, 2008].

EXPERIMENTOS Y RESULTADOS Comparación con el estado del arte

Se insiste en la extracción de las prestaciones de área, velocidad y potencia; la mayoría de los autores no extraen el consumo de potencia [Orlowska y Kaminski, 2011].

Es objetivo de esta tesis realizar el entrenamiento *offline*, muchos trabajos implementan NN capaces de realizar un entrenamiento *online* [Gomperts et al., 2011].

Se **paralelizó el cálculo** en las neuronas, igual que en [Bahoura y Park, 2011]. En la mayoría de las referencias se presenta el **cálculo secuencializado**, mediante uso de elementos MAC (*Multiplier-Accumulator*) [Oniga et al., 2009].

Los autores que **paralelizan el cálculo** en las neuronas **asignan el mismo número de bits** a los coeficientes de la misma capa [Bahoura y Park, 2011].

Además, los autores usan un número de bits **fijado de forma arbitraria** [Mishra et al., 2007]; como mucho, las posibles arquitecturas son probadas de forma discreta, sin barrer todas las posibles soluciones [Gomperts et al., 2011].

EXPERIMENTOS Y RESULTADOS Comparación con el estado del arte

En particular, en la NN totalmente paralelizada, se asigna una representación binaria diferente para cada coeficiente.

La cantidad de **bits usados** no se varían directamente por el diseñador; sino a través del valor del **error**.

La principal aportación de esta tesis es que el método planteado permite comprobar rápidamente **diferentes arquitecturas**, hasta llegar a su implementación física.

Se define la **calidad** de una implementación atendiendo a las **prestaciones físicas** (área, velocidad y potencia), para una cierta **funcionalidad**; algunos autores definen la calidad de un diseño mezclando la funcionalidad con las prestaciones físicas, pero excluyendo la potencia [Tommiska, 2003].



1. INTRODUCCIÓN

2. IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL

3. METODOLOGÍA EXPERIMENTAL

4. EXPERIMENTOS Y RESULTADOS

5. CONCLUSIONES Y LÍNEAS FUTURAS

6. DEMOSTRACIÓN

CONCLUSIONES Y LÍNEAS FUTURAS Conclusiones

Hipótesis que se expuso en el capítulo primero:

"Es posible encontrar métodos de diseño sobre dispositivos digitales programables para implementar redes neuronales que operen en tiempo real en procesado digital de la señal. Los métodos deben ser rápidos y flexibles; y permitir evaluar el efecto del número de bits sobre la arquitectura. Además, deben posibilitar la comprobación de la total funcionalidad del sistema y las prestaciones físicas de área, potencia y velocidad".

- Matlab se ha convertido en un entorno estándar para el estudio y diseño de las NN.

Un factor importante de los métodos de diseño es el soporte ante los errores.

 La compilación con el Integrated System Environment optimizando en área o velocidad dio peores resultados.

 Sí se observó dependencia en la compilación de System Generator frente al HDL elegido.

CONCLUSIONES Y LÍNEAS FUTURAS Conclusiones

En **pruebas finales**, realizadas en la **compilación**, en diseños con un solo multiplicador, se observó que no responde como fuera de esperar antes **casos triviales**.

Al multiplicar una señal por uno o cero mantiene el circuito multiplicador, cuando es eliminable. También se mantiene el sumador, aunque una de sus entradas sea nula.



CONCLUSIONES Y LÍNEAS FUTURAS Líneas futuras

Se puede operar en cada capa con un **error distinto** para los coeficientes, diferente error para las funciones de trasferencia en cada capa; e incluso, un error diferente para las entradas.

En los dos últimos escenarios, **en la salida** de la TDNN, se realiza un **ajuste** en el número de bits. Este proceso podría automatizarse mediante el uso de parámetros y el conveniente código ejecutable.

Ha quedado de manifiesto, en el diseño del ecualizador, que a veces es posible usar las **funciones** de Matlab que son **lineales por tramos**. Esto supone grandes ventajas en la implementación de punto fijo.

De todas formas, pueden usarse **funciones no incluidas en Matlab**, como las formadas por dos tramos parabólicos, lo que simplifica la implementación.

Finalmente, aún usando **funciones sigmoideas**, pueden implementarse **otras aproximaciones**.
CONCLUSIONES Y LÍNEAS FUTURAS Líneas futuras

Otra línea de trabajo puede ser no implementar la NN totalmente paralelizada; es decir, cambiar el secuenciamiento del cálculo de diferentes formas.

En el futuro pueden implementarse otro tipo de clasificadores o NN. Cabe destacar la NN realimentadas.

Debe insistirse en la conveniencia del Neural Network Time Series Tool de Matlab.

Mediante el uso de las TDNN, realimentadas o no, puede procederse a la **demodulación** y detección de señales.

Debe destacarse que en el ecualizador **no es posible normalizar la señal**. La etapa que procedería añadir sería un **control automático de ganancia**.

Con el método planteado con *System Generator*, cada vez que se implementa una NN de **distinto tamaño**, es preciso su rediseño.

Se podría crear una NN suficientemente grande.



1. INTRODUCCIÓN

2. IMPLEMENTACIÓN DE REDES NEURONALES EN TIEMPO REAL

3. METODOLOGÍA EXPERIMENTAL

4. EXPERIMENTOS Y RESULTADOS

5. CONCLUSIONES Y LÍNEAS FUTURAS

6. DEMOSTRACIÓN



DEMOSTRACIÓN El ecualizador para señal binaria



Windows Media Player

VLC media player

Universidad de Las Palmas de Gran Canaria

METODOLOGÍAS DE DISEÑO DE REDES NEURONALES SOBRE DISPOSITIVOS DIGITALES PROGRAMABLES PARA PROCESADO DE SEÑALES EN TIEMPO REAL



Departamento de Señales y Comunicaciones

DeTIC[®] Instituto para el Desarrollo Tecnológico y la Innovación en Comunicaciones